

S7 1 PN=JP 2001251555
?t s7/5

7/5/1

DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

07023923 **Image available**
SOLID-STATE IMAGE PICKUP DEVICE

PUB. NO.: ~~2001-251555~~ [*JP 2001251555* A]
PUBLISHED: September 14, 2001 (20010914)
INVENTOR(s): SAKURAGI KOSEI
APPLICANT(s): CANON INC
APPL. NO.: 2000-057462 [JP 200057462]
FILED: March 02, 2000 (20000302)
INTL CLASS: H04N-005/335; H01L-027/146; H01L-031/10

ABSTRACT

PROBLEM TO BE SOLVED: To provide a circuit in which high-speed reading of a solid-state image pickup device can be performed, unlike the coping of respective means for improving speed.

SOLUTION: An image pickup area of a two-dimensional shape, a vertical selection means selecting the reading row of the image pickup area, plural vertical signal lines arranged in a column direction which is equivalent to the selected row and in which the detection signal of a photodiode is read and horizontal selection transistors, which sequentially read the detection signals on horizontal signal lines arranged in the row direction from the vertical signal lines, are arranged in a solid-state image pickup device, where a noise removal circuit which uses a capacity means and which suppresses noise appearing in the vertical signal lines. An impedance conversion means is installed between the vertical signal lines and the capacity means in the noise removal circuit. The impedance conversion means is provided with a constant current element supplying bias current and a switch means which changes over the output current of the constant current element.

COPYRIGHT: (C) 2001, JPO

?

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号
特開2001-251555
(P2001-251555A)

(43)公開日 平成13年9月14日(2001.9.14)

(51)Int.Cl. ⁷	識別記号	F I	テームト(参考)
H 0 4 N	5/335	H 0 4 N 5/335	E 4 M 1 1 8
			Z 5 C 0 2 4
H 0 1 L	27/146	H 0 1 L 27/14	A 5 F 0 4 9
	31/10	31/10	G

審査請求 有 請求項の数10 O L (全 8 頁)

(21)出願番号 特願2000-57462(P2000-57462)

(22)出願日 平成12年3月2日(2000.3.2)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 桜木 孝正

東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内

(74)代理人 100065385

弁理士 山下 穰平

Fターム(参考) 4M118 AA04 AA10 AB01 BA14 CA02

DB01 DD09 DD12 FA06

5C024 CX08 CY42 GY35 GY39

5F049 MA02 NA03 NB05 RA02 UA11


UA20

(54)【発明の名称】 固体撮像装置

(57)【要約】

【課題】 高速化のための各手段の対応とは異なり、上述の固体撮像装置の高速読み出し可能な回路を提供することを課題とする。

【解決手段】 2次元状の撮像領域と、この撮像領域の読み出し行を選択する垂直選択手段と、選択された行に相当する前記フォトダイオードの検出信号を読み出す列方向に配置された複数の垂直信号線と、該垂直信号線から行方向に配置された水平信号線に検出信号を順次読み出す水平選択トランジスタとを備え、前記垂直信号線と前記水平選択トランジスタとの間に、容量手段を用いた、前記垂直信号線に現れる雑音を抑圧する雑音除去回路を設けた固体撮像装置において、前記垂直信号線と前記雑音除去回路内の容量手段との間にインピーダンス変換手段を設け、このインピーダンス変換手段に、バイアス電流を供給する定電流素子と、その定電流素子の出力電流をスイッチングするスイッチ手段を設けたことを特徴とする。



【特許請求の範囲】

【請求項1】 光電変換部を含む複数の単位セルと、前記単位セルからの信号の処理を行う処理手段と、前記処理手段から信号を転送するための転送手段と、前記単位セルと前記処理手段との間に設けられたインピーダンス変換手段と、前記インピーダンス変換手段にバイアス信号を供給するためのバイアス供給手段と、前記バイアス供給手段と前記転送手段とを連動させて動作させる連動手段と、を有することを特徴とする固体撮像装置。

【請求項2】 光電変換部を含む単位セルを2次元状に配置した撮像領域と、前記撮像領域からの信号を読み出す列方向に配列された複数の垂直出力線と、前記垂直出力線毎に設けられた、前記単位セルから出力された信号の処理を行う処理手段と、前記処理手段から信号を転送するための転送手段と、前記単位セルと前記処理手段との間に設けられたインピーダンス変換手段と、前記インピーダンス変換手段にバイアス信号を供給するためのバイアス供給手段と、前記バイアス供給手段と前記転送手段とを連動して動作させる連動手段と、を有することを特徴とする固体撮像装置。

【請求項3】 光電変換部を含む複数の単位セルと、前記複数の単位セルからの信号を蓄積する複数の蓄積手段と、前記複数の蓄積手段に蓄積された信号を順次読み出す共通出力線と、前記単位セルからの信号を前記蓄積手段に転送するための転送手段と、前記単位セルと前記転送手段の間に設けられたインピーダンス変換手段と、前記インピーダンス変換手段にバイアス信号を供給するためのバイアス供給手段と、前記バイアス供給手段と前記転送手段とを連動して動作させる連動手段とを有することを特徴とする固体撮像装置。

【請求項4】 請求項1又は請求項2に記載の固体撮像装置において、前記処理手段は、前記単位セルからの信号に含まれる雑音成分を除去するための雑音除去手段を含むことを特徴とする固体撮像装置。

【請求項5】 請求項4に記載の固体撮像装置において、前記雑音除去手段は、容量手段を含むことを特徴とする固体撮像装置。

【請求項6】 請求項5に記載の固体撮像装置において、前記バイアス供給手段は、前記容量手段が雑音除去動作のために充・放電する場合に動作することを特徴とする固体撮像装置。

【請求項7】 請求項1又は請求項2において、前記処理手段は、前記単位セルからの信号を所定の信号レベルにクランプするクランプ回路を含むことを特徴とする固体撮像装置。

【請求項8】 請求項1乃至7のいずれか1項に記載の固体撮像装置において、前記インピーダンス変換手段をMOSトランジスタを用いたソースフォロワー回路で形成し、前記ソースフォロワー回路として動作するMOSトランジスタの出力端子となるソース端子にバイアス電流を供給する定電流トランジスタを接続し、該定電流トランジスタのもう一方の出力端子に前記バイアス供給手段を接続したことを特徴とする固体撮像装置。

【請求項9】 請求項8に記載の固体撮像装置において、前記ソースフォロワー回路に、ソースフォロワーとして動作するMOSトランジスタの出力端子となるソース端子に前記バイアス供給手段を接続し、該スイッチ手段のもう一方の出力端子に前記バイアス電流を供給する定電流トランジスタを接続したことを特徴とする固体撮像装置。

【請求項10】 請求項1乃至9のいずれか1項に記載の固体撮像装置において、前記インピーダンス変換手段はソースフォロワー回路であることを特徴とする固体撮像装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、固体撮像装置に関し、特にインピーダンス変換手段のバイアス信号の供給方法に関するものである。

【0002】

【従来の技術】従来の固体撮像装置としては、各画素に発生したそれぞれの信号電荷をそのまま読み出さず、これらの信号電荷を各画素において電圧もしくは電流に変換して増幅した後、各信号電圧もしくは信号電流を該各画素から走査回路を介して読み出すというのが提案されており、これを増幅型固体撮像装置と称している。図6にこの従来の増幅型固体撮像装置である増幅型MOSセンサーセルの構成を示す。

【0003】図6において、セル内に配置されたフォトダイオード1に蓄積された信号電荷は、増幅トランジスタ2によって電圧として垂直信号線8に読み出される。この時、増幅トランジスタ2と定電流源としての負荷トランジスタ9により、ソースフォロワー回路が形成されているので、フォトダイオード1の信号電荷量に対応した電圧が垂直信号線8から読み出される。ここで、MOS型固体撮像素子としては、フォトダイオード1をリセットするリセットトランジスタ4と、垂直信号線8に読み出す固体撮像素子を選択する選択MOSトランジスタ3とから構成される。

【0004】このような構成のMOS型固体撮像素子を2次元的に配列した固体撮像装置では、増幅トランジスタ

タ2のしきい値バラツキに対応した固定パターン雑音が発生し、画質が劣化してしまうため、種々のノイズキャンセル回路が提案されている。ノイズキャンセル回路の構成と動作を、図7のタイミング図を交えて説明する。垂直レジスタ5からの選択信号線6-1に、パルス101を印加することによって、選択MOSトランジスタ3の導通によって、増幅トランジスタ2-1-1, 2-1-2, …の行を活性化させる。このとき、フォトダイオード1-1-1, 1-1-2, …に蓄積された信号電荷に対応した出力信号電圧が垂直信号線8(8-1, 8-2, …)に読み出される。当該固体撮像素子の各セルを活性化しているパルスが“H”レベル(パルス101)の間に、クランプトランジスタ11(11-1, 11-2, …)のゲートに、“H”電圧(パルス102)を印加し、クランプトランジスタをONさせ、垂直信号線15(15-1, 15-2, …)をクランプ電圧24にクランプする。

【0005】その後、リセット信号線7(7-1, 7-2, …)に、“H”の電圧(パルス104)を印加することで、フォトダイオード1(1-1-1, 1-1-2, …)の電圧をリセットする。このリセット電圧は垂直信号線8(8-1, 8-2, …)に現れるので、この電圧をクランプ容量10(10-1, 10-2, …)で垂直信号線15(15-1, 15-2, …)に伝達する。このクランプ電圧に画素毎の基底電圧を揃えることで、MOSトランジスタのしきい値電圧のばらつきを抑えることができる。次いで、サンプルホールドトランジスタ12(12-1, 12-2, …)をONすることにより、垂直信号線16(16-1, 16-2, …)に信号を伝達する。そして、水平シフトレジスタ19からの選択パルス105, 106, …が水平選択トランジスタ14(14-1, 14-2, …)を順次選択することで、選択行の信号電圧が読み出される。

【0006】このように、フォトダイオード1をリセットした後の垂直信号線8の電圧変化のみを、垂直信号線16に取り出せるので、増幅トランジスタ2のしきい値バラツキの影響を抑圧できる。特に、しきい値電圧のばらつきの影響をなくす各固体撮像素子の出力電圧をノイズ成分を除去することで、ばらつきを排除した信号成分だけの出力を水平出力線に得られることになる。

【0007】また、特開平8-18866号公報には、図6の定電流源としての負荷トランジスタ9に、カレントミラー構成とした例が示されている。即ち、固体撮像装置において、光電変換された電荷をそれぞれ信号線に読み出すための複数の読み出しトランジスタと、該読み出しトランジスタの読み出し動作時以外に定電流源に流れる電流を制限する電流制御手段とを有し、電流制御手段に定電流源としての負荷トランジスタにカレントミラー回路を構成し、負荷トランジスタによる電力消費を低減したことが記載されている。しかし、この公報には、

読み出し回路の高速化については、特に記載されていない。

【0008】

【発明が解決しようとする課題】しかし、上記従来例で、各センサーセルの信号を高速に読み出そうとした場合、各センサーセルの増幅トランジスタ2がクランプ容量を高速に駆動する必要があり、また、高速化のために、増幅トランジスタ2と負荷トランジスタ9とで構成されるソースフォロワー回路の出力インピーダンスをそれなりに小さくする必要がある。

【0009】そのためには、増幅トランジスタ2のゲート幅(W)とゲート長(L)の比(W/L)を大きくし、また負荷トランジスタ9によるバイアスドレイン電流を大きくする必要が生じる。増幅トランジスタ2は各画素に存在するため、そのゲート幅の増加は、固体撮像装置のチップ面積増大につながるため、好ましくない。また負荷トランジスタ9によるバイアスドレイン電流の増加も、当然消費電力の増大になるので問題となる。

【0010】また、該クランプ容量を小さくすれば、上記問題を発生させず、高速駆動が可能となるが、該クランプ容量の容量値を小さくすると、センサーセルとクランプ容量を含む読み出し回路とで発生するランダムノイズが、 $\sqrt{1/C}$ (Cはクランプ容量の容量値)に比例する(ここでは説明を省略する)ため、ランダムノイズの増大という問題が発生する。さらにクランプ容量を小さくするほど、チップ内のレイアウトに依存する寄生容量の影響を受けやすくなるため、センサー信号のバラツキの増大にもつながる。

【0011】そこで、本発明は、上記高速化のための各手段の対応とは異なり、上述の固体撮像装置の高速読み出し可能な回路を提供することを課題とする。

【0012】

【課題を解決するための手段】本発明は、上記課題を解決するもので、光電変換部を含む複数の単位セルと、前記単位セルからの信号の処理を行う処理手段と、前記処理手段から信号を転送するための転送手段と、前記単位セルと前記処理手段との間に設けられたインピーダンス変換手段と、前記インピーダンス変換手段にバイアス信号を供給するためのバイアス供給手段と、前記バイアス供給手段と、前記転送手段とを連動させて動作させる連動手段と、を有することを特徴とする。

【0013】また、本発明は、光電変換部を含む単位セルを2次元状に配置した撮像領域と、前記撮像領域からの信号を読み出す列方向に配列された複数の垂直出力線と、前記垂直出力線毎に設けられた、前記単位セルから出力された信号の処理を行う処理手段と、前記処理手段から信号を転送するための転送手段と、前記単位セルと前記処理手段との間に設けられたインピーダンス変換手段と、前記インピーダンス変換手段にバイアス信号を供給するためのバイアス供給手段と、前記バイアス供給手

段と前記転送手段とを連動して動作させる連動手段と、を有することを特徴とする。

【0014】また、本発明は、光電変換部を含む複数の単位セルと、前記複数の単位セルからの信号を蓄積する複数の蓄積手段と、前記複数の蓄積手段に蓄積された信号を順次読み出す共通出力線と、前記単位セルからの信号を前記蓄積手段に転送するための転送手段と、前記単位セルと前記転送手段の間に設けられたインピーダンス変換手段と、前記インピーダンス変換手段にバイアス信号を供給するためのバイアス供給手段と、前記バイアス供給手段と前記転送手段とを連動して動作させる連動手段とを有することを特徴とする。

【0015】

【発明の実施の形態】本発明の実施形態について、図面を参照しつつ詳細に説明する。

【0016】〔第1の実施形態〕図1は本発明の第1の実施形態であり、増幅型MOSセンサーを用いた固体撮像装置の構成を示す平面図である。説明の簡略化のため、センサーセルを3行3列で、2次元的に配置した場合を示している。センサーセルの構成は従来例である図6の場合と同様になっている。

【0017】図1において、各センサーセル内のフォトダイオード1（1-1-1，1-1-2，…）に蓄積された電荷は、増幅トランジスタ2（2-1-1，2-1-2，…）と、負荷トランジスタ9（9-1，9-2，9-3）で形成されたソースフォロワー回路によって、電圧として増幅され、垂直信号線8（8-1，8-2，8-3）に読み出される。負荷トランジスタ9のソースはGNDへ、ゲートは端子26に与えられる所定電圧によってバイアスされ、定電流回路を構成している。

【0018】また、垂直信号線8はソースフォロワー回路を構成するトランジスタ10のゲートに接続され、水平シフトレジスタ19からの選択信号線18（18-1，18-2，18-3）が“H”レベルのとき、トランジスタ12がONし、定電流源29とトランジスタ28とによってカレントミラー回路構成として、ゲートがバイアスされた定電流トランジスタ11（11-1，11-2，11-3）が活性となるので、垂直信号線15（15-1，15-2，15-3）には垂直信号線8の電位に応じた電位が現われ、クランプ容量13（13-1，13-2，13-3）と、水平転送スイッチ14（14-1，14-2，14-3）を介して共通水平信号線17へ信号が伝えられ、出力アンプ20の入出力端子間に接続された帰還容量25によって、前記伝達された電荷信号を電圧に変換することで、出力端子21から出力する。

【0019】端子22には、基準電圧 V_R が印加され、スイッチ24がONした場合、出力アンプ20は、入出力端子にコンデンサ25を接続した電圧フォロワー構成となり、出力端子21からは、前記基準電圧 V_R にアンプ

20のオフセット電圧を加算した電圧が出力される。

【0020】次に、本固体撮像装置の動作について、タイミングチャートの図2を参照しつつ説明する。図2には、図1の各構成要素の符号とともにそのタイミングチャートを示している。

【0021】まず、選択信号線6-1にパルス101を印加することにより、選択スイッチ3（3-1-1，3-1-2，3-1-3）をオンし、増幅トランジスタ2（2-1-1，2-1-2，2-1-3）を活性化させる。このときフォトダイオード1（1-1-1，1-1-2，1-1-3）のカソードに蓄積された信号電荷に対応した出力信号電圧が、垂直信号線8（8-1，8-2，8-3）に読み出される。このとき、また端子23に“H”レベルの電圧を印加（パルス102）し、出力アンプ20を電圧フォロワー構成とすることで、水平信号線17には、端子22に印加されている基準電圧 V_R が、アンプ20によって与えられる。

【0022】また、この時、同時に水平選択信号線18（18-1，18-2，18-3）が、“H”レベルとなり（パルス111，112，113）、水平選択トランジスタ14（14-1，14-2，14-3）がONするとともに、トランジスタ12（12-1，12-2，12-3）がONすることで、垂直信号線8に接続されたソースフォロワーを形成するバイアス電流源トランジスタ11（11-1，11-2，11-3）が活性化し、トランジスタ10（10-1，10-2，10-3）のソース端子に接続された垂直信号線15（15-1，15-2，15-3）には、垂直信号線8の電位に応じた電位（以降これを V_S と言う）が現われ、垂直信号線16（16-1，16-2，16-3）には、水平選択トランジスタ14を介して、基準電圧 V_R が印加されるので、クランプ容量13（13-1，13-2，13-3）には、端子間電圧（ $V_S - V_R$ ）が印加される。

【0023】トランジスタ10のゲート幅（W）と、ゲート長（L）の比（ W/L ）や、定電流トランジスタ11のバイアス電流の値、さらにスイッチ24，14のON抵抗はクランプ容量13を、パルス102，111，112，113の時間幅以内に充分充放電できるような値に設定しておく。

【0024】ここで、ソースフォロワー10（10-1，10-2，10-3）の出力インピーダンスは、

【数1】

$$Z_0 = \frac{1}{\sqrt{K \frac{W}{L} I_D}} \quad \dots\dots(1)$$

ただし、Kは定数、W，Lはそれぞれトランジスタ10のゲート幅Wとゲート長L、 I_D はトランジスタ10のドレイン電流、である、と表わされる。

【0025】その後、リセット信号線7（7-1，7-

2, 7-3)に、“H”電圧を印加(パルス103)して、フォトダイオード1をリセットする。このリセット時の電圧は垂直信号線8に現われ、その電圧に応じた電圧がトランジスタ10によるソースフォロワーを介して垂直信号線15に現われる。この電圧を以降 V_N とする。この時、再び水平選択線18を順次“H”レベルにする(パルス104, 105, 106)ことで、信号を水平信号線17へ伝達する。

【0026】水平信号線17は出力アンプ20の負極入力端子に接続され、同正極入力端子は端子22を介して基準電圧 V_R が印加されているので、アンプ20の負帰還効果により、水平信号線17の電位もほぼ V_R に保た

$$V_{in} = \{C_{13} \times (V_S - V_R) - C_{13} \times (V_N - V_R)\} / C_{25} \\ = C_{13} / C_{25} \cdot (V_S - V_N) \quad \dots\dots (4)$$

ただし、 C_{25} ；負帰還容量25の容量値となり、出力端子21の電圧は、出力アンプの負極端子電圧が V_R であるので、

$$V_{out} = V_R + C_{13} / C_{25} \cdot (V_S - V_N)$$

となる。

【0029】以上により、垂直信号線8と水平選択トランジスタ14との間に、容量手段13を用いて、垂直信号線8に現れる雑音を抑圧する雑音除去回路のクランプ回路を設けた固体撮像装置であって、垂直信号線8とクランプ回路内の容量手段13との間にインピーダンス変換手段に、バイアス電流を供給する定電流素子11と、その定電流素子の出力電流をスイッチングするスイッチ12を設けたことにより、各センサーセル内の増幅MOSトランジスタの W/L を大きくする場合に比べ、かなりチップ面積は小さく抑えられ、またこの垂直信号線8に接続されたソースフォロワーのバイアス電流は、クランプ容量13のリセット時以外では、同じ時間内には1つしか流れないので、消費電流の増大は、非常に小さく抑えることができる。

【0030】【第2の実施形態】図3は本発明にかかる第2の実施形態のブロック回路図であり、第1の実施形態である図1の一部を変更したものとなっている。

【0031】図1の中で用いられている素子の番号とは同一の番号を付してあるが、違いはソースフォロワーを形成するトランジスタ10, 11, 12の接続である。図1では、定電流トランジスタとして機能するトランジスタ11は、スイッチとなるトランジスタ12と、ソースフォロワートランジスタ10の間に配置されていたが、図3では、定電流トランジスタ11は、GNDライン側へ移動させ、スイッチトランジスタ12が定電流トランジスタ11とソースフォロワートランジスタ10の間に配置されている。

【0032】この配置の違いは、特性上でも違いとして表われ、垂直信号線8やクランプ容量13の入力側電位15は、各センサーセルのパラツキやセンサーに入射した光の強度などで大きく変動する場合があります、図3のよう

れる。クランプ容量13に保存される電荷 Q_1 は、垂直信号線15の電位が V_S であった時、

$$Q_1 = C_{13} \times (V_S - V_R) \quad \dots\dots (2)$$

ただし、 C_{13} はクランプ容量13の容量値となる。

【0027】垂直信号線15の電位が V_N になり、水平転送スイッチ14がONした時のクランプ容量13の電荷 Q_2 は、

$$Q_2 = C_{13} \times (V_N - V_R) \quad \dots\dots (3)$$

となる。

【0028】上記電荷 Q_1 と Q_2 の電荷の差分が負帰還容量25へ移動し、その端子間電圧は、

に接続した場合、スイッチトランジスタ12のゲートードレイン間電圧も、それに従って変動する。スイッチ11がOFFする瞬間に、トランジスタ12のゲート下にあった電荷が、ドレインとソースに分配される割合が、このゲートードレイン間電圧に依存するため、スイッチ12がOFFした後のクランプ容量に保存されている電荷量が、多少ではあるが、変動してしまい、垂直信号線8, 15の電位が、異なる時の水平信号線17へ伝達される電荷量も変動し、ノイズになってしまうという欠点が生じる。

【0033】しかし、インピーダンス変換回路としての動作については、第1の実施形態と同様であり、読み出し回路の読み出しの高速化には十分な効果がある。

【0034】【第3の実施形態】図4は本発明に係る第3の実施形態による固体撮像装置の回路図であり、従来例である図6における垂直信号線8(8-1, 8-2, …)以降、水平信号線17までの部分を抜粋している。

【0035】図4において、垂直信号線8にはトランジスタ30(30-1, 30-2, …)、トランジスタ31(31-1, 31-2, …)、トランジスタ32(32-1, 32-2, …)から構成されるソースフォロワーが接続されている。トランジスタ31とトランジスタ35はカレントミラーの構成となっており、定電流源36の電流とほぼ等しい電流を、スイッチ32がONした場合に、トランジスタ30に供給する。また、タイミングパルスの供給端子22~24には、図6にて説明したように、垂直信号線15に接続されたクランプ容量10の出力側のMOSトランジスタ11と蓄積容量90と、サンプルーホールドスイッチMOSトランジスタ12と、サンプルーホールド容量16と、水平出力線に逐次出力する水平シフトレジスタ19により駆動される水平転送トランジスタ14とがそれぞれ接続され、タイミングパルスを供給されると共に、供給端子22, 23からのタイミングパルスの論理和をとるOR回路33の出力がスイッチ32のゲートに接続されている。

【0036】ここで、スイッチ32がONすると、ソー

ソースフォロワーとなるトランジスタ30は活性化し、垂直信号線8の電位に応じた電位を垂直信号線15（15-1, 15-2, …）に出力し、サンプラーホールドスイッチ12（12-1, 12-2, …）、水平転送スイッチ14（14-1, 14-2, …）を介して、従来例の図6の場合と同様に、水平信号線17へ信号を伝達する。

【0037】クランプ容量10（10-1, 10-2, …）を駆動する必要がある端子23または22が、“H”レベルになる場合に、OR回路33（33-1, 33-2, …）の出力が、“H”レベルになり、スイッチ32がONすることで、ソースフォロワー30がクランプ容量10を高速に駆動する。

【0038】カレントミラー構成のソースフォロワー30の素子サイズ（ゲート幅Wとゲート長Lの比W/L）や、定電流トランジスタ31のドレイン電流の値は、クランプ容量10を端子22, 23が、“H”レベルになるパルス幅にて充分駆動できるように設定する。このことから、読み出し回路の高速化に対応できるようになる。

【0039】〔第4の実施形態〕図5は本発明に係る第4の実施形態の固体撮像装置のブロック回路図であり、第1、第3の実施形態とは異なり、垂直信号線8から駆動されるのは、クランプ容量ではなく、サンプラーホールド容量17の場合である。センサーセル内の動作、構成は、上述した第1、第3の実施形態と同様であるが、センサーセルから信号電圧が垂直信号線8に読み出された時、端子32が、“H”レベルに印加され、ORゲート15によって、スイッチ12（12-1, 12-2, 12-3）がONすることで、ソースフォロワー10（10-1, 10-2, 10-3）が活性化し、垂直信号線8の電位に応じた電位を、垂直信号線20（20-1, 20-2, 20-3）に出力し、またスイッチ13（13-1, 13-2, 13-3）がONすることで垂直信号線20の電位が、ホールド容量14（14-1, 14-2, 14-3）に取り込まれる。

【0040】その後、垂直シフトレジスタ5からの信号によって、センサーセルがリセット状態になると、垂直信号線8にリセット電位が読み出され、その時、端子33に、“H”レベルのパルスが印加され、ORゲート15により、スイッチ12がONし、ソースフォロワー10が活性化し、垂直信号線8のリセット電位に応じた電位が、垂直信号線20に現われ、同時にスイッチ16（16-1, 16-2, 16-3）がONすることで、垂直信号線20の電位がサンプラーホールド容量17（17-1, 17-2, 17-3）に取り込まれる。その後水平シフトレジスタからの水平転送信号27, 28が順次“H”レベルになることでホールド容量14の電位は第一の水平信号線24へ読み出され、ホールド容量17の電位は第二の水平信号線25へそれぞれ読み出さ

れる。

【0041】上記2つの水平信号線の電位は、引き算アンプ26によって減算され、信号電位とリセット電位の差分に応じた電位が、出力端子34から出力される。

【0042】以上、第1乃至第4の実施形態で説明したように、本発明によれば、センサーセルが接続された垂直信号線と、その垂直信号線にスイッチ等を介して接続された容量負荷となるクランプ容量や、サンプラーホールド容量との間に、インピーダンス変換機能を有するソースフォロワー回路を挿入し、そのソースフォロワーのバイアス電流を供給するトランジスタに、直列にスイッチを挿入し、そのスイッチを、前記クランプ容量やサンプラーホールド容量を充・放電する必要がある場合のみ、ONさせることで、前記容量負荷を高速に駆動する場合に、各センサーセル内にある増幅トランジスタの出力インピーダンスを下げるために、そのゲート幅（W）とゲート長（L）の比（W/L）を大きくしたり、バイアス電流を増す必要がなくなり、その結果、チップ面積や消費電力の増大を最小限に抑えられる。

【0043】

【発明の効果】本発明によれば、信号転送の高速化と消費電力の軽減を達成することが可能となる。

【図面の簡単な説明】

【図1】本発明にかかる第1の実施形態であり、センサーセルを2次元的に3行3列配置した例である。

【図2】第1の実施形態のタイミングチャートである。

【図3】本発明にかかる第2の実施形態であり、垂直信号線～水平信号線における図である。

【図4】本発明にかかる第3の実施形態であり、サンプラーホールド容量を併せもつ場合の実施形態である。

【図5】本発明にかかる第4の実施形態であり、クランプ容量をもたずサンプラーホールド容量のみ有する場合の実施形態である。

【図6】従来例の固体撮像装置のブロック回路図である。

【図7】従来例の動作を説明するタイミングチャートである。

【符号の説明】


- 1 フォトダイオード
- 2 増幅トランジスタ
- 3 選択スイッチ
- 4 リセットスイッチ
- 5 垂直シフトレジスタ
- 8 垂直出力線
- 9 リセットスイッチ
- 10 ソースフォロワトランジスタ
- 11 定電流トランジスタ
- 12 スイッチトランジスタ
- 13 クランプ容量
- 14 転送スイッチ

- 1 5 垂直出力線
- 2 0 出力アンプ
- 2 1 出力端子
- 2 4 スイッチ


- 2 5 積分コンデンサ
- 2 8 カレントミラー用トランジスタ
- 2 9 定電流源

【図 1】



【図 5】




【図 2】




【図 6】



【図3】



【図4】



【図7】

